Ik gebruik een 555-timer voor een (16 bit) frequentiesensor / teller.
Het werkt door het aantal pulsen te tellen dat wordt gelezen in de 125ms sample-tijd die is ingesteld door een 555-timer; reset & herhalingen ...
Ik gebruik de timer in een stabiele werking.
-
TH (tijdpuls hoog) is het bemonsterings-AAN-signaal.
Deze tijd is ingesteld en getrimd (instelbereik +/- 5%) met een hoogwaardige POT.
-
TL (tijdpuls laag) een dalende flank initieert een data-latch read -> vervolgens een teller reset operatie
Op dit moment heb ik het op een broodplank. Ik ben een PCB aan het maken voor het uiteindelijke ontwerp en ik wil het volgende probleem gladstrijken voor het PCB-ontwerp.
Hier is het probleem:
De gemeten frequentie is niet superstabiel (+/- ~ 3Hz @ 25kHz) en het duurt even om tot rust te komen.
Ik denk dat het komt doordat de sample-tijd wordt beïnvloed door de ruis op de Vdd-rail. Ik heb ontkoppelingskappen op alle IC's, maar het zit op een broodplank, dus dit kan worden verwacht. Voor de lay-out van de printplaat wil ik er zeker van zijn dat de 555-timer op een solide 5v staat en dat de output van de DCDC-omzetter stabiel is.
Hier zijn enkele ideeën die ik heb om dit te doen.
- Gebruik een rail-rail opamp en 4v7-referentie om de Timer Vdd @ 4v7 te regelen
- Gebruik ferrietkralen om de timer en alle andere IC's verder van elkaar te ontkoppelen.
- Gebruik een aparte DCDC-converter voor de timer.
- Gebruik een lineaire regulator IC voor de Timer Vdd.
Welke van deze zou de beste praktijk zijn om een constante Vdd-waarde van de timer te verzekeren?