Er zijn veel redenen waarom de pinouts zijn zoals ze zijn.

De gemakkelijkste om als eerste aan te pakken zijn de kracht- / grondpennen. Geavanceerde chips zullen hun stroom- / aardingspennen rangschikken om inductantie te minimaliseren en het "lusgebied" van signalen plus het signaalterugkeerpad te verkleinen. Dit zal de signaalkwaliteit verbeteren en EMI / RFI verminderen. Het allerergste dat je kunt doen voor stroom / aarding is wat er is gedaan op de originele 74xxx-serie onderdelen met stroom op de ene hoek en aarde op de andere. Xilinx heeft een witboek over hun "sparse chevron" -arrangement dat interessant is. Als je op hun website zoekt, hebben ze veel andere papers en presentaties die erover praten met werkelijk gemeten resultaten en zo. Andere bedrijven hebben soortgelijke dingen gedaan zonder alle hype en documentatie.

Voor MCU's waar de meeste pinnen door de gebruiker kunnen worden geconfigureerd, is er echt geen goede of slechte manier om de pinouts te doen (exclusief stroom / aarding) . Het is bijna gegarandeerd dat wat ze ook doen, het fout zal zijn. Het is net zoals wij een jurk voor de vrouw kopen - wat er ook gebeurt, het zal de verkeerde maat, stijl, kleur, pasvorm, enz. Hebben. Je kunt dit compenseren in software door verschillende GPIO-pinnen te gebruiken of door creatieve PCB's. routing, of door niet-creatieve PCB-routing (oftewel gewoon meer lagen toevoegen).

Een andere mogelijkheid is dat de pinouts zijn zijn geoptimaliseerd om de PCB op minimale lagen te routeren, maar dat zie je niet. CPU's die bijvoorbeeld verbinding met een specifieke chipset (of RAM) vereisen, hebben vaak hun pinouts die zijn ontworpen om die interfacing / routing gemakkelijker te maken. Dit komt vaak voor bij zaken als Intel CPU's met Intel-chipsets. Dat is ongeveer de enige manier waarop je twee 800+ ball BGA's kunt krijgen om met elkaar te verbinden op een 4 of 6 laags PCB gevuld met andere stroom- / aardingsvlakken. In deze gevallen zijn er vaak app-notities die uitleggen hoe de routering moet worden uitgevoerd.

En de derde mogelijkheid is dat het zo simpel is als "zo is het gekomen". Het is vergelijkbaar met de "wat we ook doen, het zal fout zijn" -benadering, dus doen ze gewoon wat het gemakkelijkst of het goedkoopst is. Geen echte magie hier of mysterie hier. In het verleden waren er chips die populair waren, maar mensen zouden klagen over de pinouts - dus jaren later zou er een andere versie van het onderdeel uitkomen die functioneel hetzelfde is, maar met de pinnen verplaatst om PCB-routering te vergemakkelijken.

Wat er ook gebeurt, uiteindelijk "is het wat het is" en lossen we het gewoon op. Het veroorzaakt eerlijk gezegd niet al te veel problemen, en we zijn er zo aan gewend dat het ons niet (veel) stoort.

Het zal zeker een gevolg zijn van hoe de chip intern is ingedeeld, gecombineerd met het feit dat het bij microcontroller-applicaties vrij zeldzaam is om blokken opeenvolgende IO-pinnen nodig te hebben om brede bussen enz. te maken, dus groeperen is dat niet een hoge prioriteit en niet de moeite waard om extra siliciumgebied aan te besteden. Natuurlijk breekt deze logica enigszins af op onderdelen met externe businterfaces, waardoor de lay-out, vooral met QFP's iets van een nachtmerrie wordt, maar volumegebruikers zullen waarschijnlijk toch BGA's gebruiken om ruimte te besparen - ik heb 208QFP's altijd een beetje belachelijk gevonden ... !

IC-pinouts worden in feite bepaald door de lay-out van het circuit op de chip in het pakket.

Er zijn verschillende overwegingen voor ontwerpers van IC-lay-outs, maar het is onwaarschijnlijk dat externe pintoewijzingen veel zouden verschillen van de die-pad-opstelling.

Een van de overwegingen is de stroomverdeling rond de chip, wat betekent dat VDD (of VCC) en aarde op onverwachte plaatsen kunnen verschijnen.

Er is altijd een goede reden ervoor. Geloof me, IC-ontwerpers doen dingen niet willekeurig.

Als je goed kijkt, kun je zien dat ze in orde zijn, maar niet gegroepeerd. Het komt waarschijnlijk neer op hoe gemakkelijk de chip te vervaardigen is.

Het heeft te maken met de plaatsen waar een bepaald signaal dicht genoeg bij de rand van de matrijs komt om daar een hechtkussen voor te maken. Dat bepaalt de volgorde van de pinnen. Soms kunnen een paar signalen worden verwisseld, maar als ze allemaal in een logische volgorde staan, kan de dobbelsteen groter worden, wat extra kosten met zich meebrengt.

IC's kunnen een herverdelingslaag hebben, waardoor elke pin naar elke locatie kan worden toegewezen, maar dit zou de kale kosten met zo'n 5-10% verhogen.

Elke fabrikant kiest een van de volgende manieren:

1) Ontwerpchip met vaste outputpinnen (een beetje grotere dobbelsteen => duurder)

2) Heb willekeurige pinnen (goedkoper)

3) Heb 1 extra laag (iets duurder om te vervaardigen)

De reden is dat het rangschikken van de pinnen in een logische volgorde ver beneden op de prioriteitenlijst van een chipbedrijf staat. De meeste ontwerpers waar ze om geven (wat over het algemeen geen hobbyrobotmensen zijn) zullen een CAD-pakket gebruiken dat de pinout in een bibliotheek heeft, dus het kan ze ook niet schelen. Andere factoren, zoals een efficiënte lay-out van de chip-dobbelsteen, zijn dus belangrijker.

Merk op dat de chipfabrikanten voor sommige pins het volgende belangrijk vinden:

• gebalanceerde paren (ethernet, USB) zijn naast of dichtbij
• de xtale verbindingen zijn dichtbij (met een aardingspin dichtbij, maar niet op sommige PIC's ..)
• massa- en stroompennen zijn naast of dichtbij, dus een ontkoppeling dop kan dicht bij de pinnen worden toegevoegd.

Ik herinner me dat ik ongeveer 30 jaar geleden probeerde een enkelzijdige Z80 computerprintplaat te maken. Ik heb de meeste lijnen gerouteerd, maar die gekke databuspennen maakten het onmogelijk.